Systematischer Entwurf digitaler Systeme Von der System- bis zur Gatter-Ebene

Dieses Buch versucht, eine durchgängige Systematik des Hardwareent­ wurfs über verschiedene Abstraktionsebenen hinweg darzustellen. Da­ bei wird von einem abstrakten Modell des Entwurfsvorgangs als über mehrere Abstraktionsebenen reichender rückgekoppelter Prozeß aus­ gegangen. Auf der Basis dieses Modells werden verschiedene Klas­ sen von Entwurfsaktivitäten identifiziert. Es sind dies: Modellierung, Modifikation/Optimierung, Implementation und Verifikation. Die ver­ schiedenen Abstraktionsebenen (Systemebene, algorithmische Ebene, Registertransfer-Ebene, Gatterebene, Schalterebene/ Ebene des sym­ bolischen Layouts, elektrische/Layout-Ebene) werden in verschiedenen Sichten (Verhalten, Struktur, Geometrie, Test) charakterisiert. Dient das erste Kapitel dazu, eine allgemeine Systematik des Hardwareent­ wurfs zu entwickeln, so werden in den weiteren Kapiteln verschiedene Entwurfsaktivitäten beispielhaft diskutiert. Das Kapitel 2 ist den verschiedene Methoden der Hardwaremodellie­ rung gewidmet. Nach einem allgemeinen Überblick wird darin exempla­ risch die Breitband-Hardwarebeschreibungssprache DACAPO detail­ lierter eingeführt. Dies erlaubt, über verschiedene Aspekte des Hard­ wareentwurfs in einheitlicher Terminologie zu sprechen, und zwar nicht nur über Hardwarebeschreibungen auf unterschiedlichen Abstraktions­ ebenen, sondern auch über verschiedene Algorithmen des Entwurfs­ prozesses. Im Kapitel 3 (Implementierungsaktivitäten) wird mit besonderem Au­ genmerk der Ubergang von der algorithmischen auf die Registertrans­ ferebene behandelt. Aber auch verschiedene Methoden des Steuerwerks­ entwurfs und der Übergang auf die Gatterebene finden Berücksichti­ gung. Ein ausführliches Entwurfsbeispiel soll zur Illustration dienen. Optimierungsverfahren (Kapitel 4) werden hauptsächlich auf der Regi­ stertransferebene, aber auch auf der algorithmischen und Gatterebene diskutiert. Auch hier wird ein Beispiel exemplarisch durchgeführt. Das Kapitel 5 ist der Verifikation/Evaluation/Validierung gewidmet.